面对长鑫存储的快速推进，三星电子、SK海力士和美光等传统DRAM巨头正加紧布局更先进的D0a级亚10nm节点，并转向3D DRAM和4F?存储单元架构（通过垂直堆叠晶体管与电容，将单元面积压缩至最小特征尺寸平方的4倍），以保持技术领先。
华为介绍，新麒麟实现了晶体管密度53.5%的大幅提升，达到每平方毫米238百万颗晶体管的行业新高度，这意味着每平方毫米的芯片面积上，可以集成2.38亿个晶体管，理论上与Intel 18A工艺持平，接近初代台积电3nm。
研究团队选择“结型场效应晶体管”（JFET）结构，并将栅极置于沟道下方，形成底栅（bottom-gate）布局。
它支持 DDR5-8800 内存，每个核心获得 6 GB/s 内存带宽，单颗芯片容量达到 6 TB。
小米玄戒O3震撼登场：3nm工艺打造，240亿晶体管赋能AI旗舰新体验
凤凰网科技讯 8月24日，小米今日在玄戒芯片技术沟通会上公布首款AI旗舰SoC玄戒O3。
快科技8月24日消息，博主定焦数码指出，在应用逻辑折叠技术之前，华为麒麟芯片的等效晶体管密度与台积电5nm基本相当。
CS-4采用台积电5纳米制程及系统级晶圆（SoW）封装打造，最大特点是无需高带宽存储器，以SRAM取代。
台积电之后在台南、高雄、嘉义等地新建工厂，由于台积电近年来收益大涨，员工的收入自然也水涨船高，进而推动当地的房价上涨，这也让之前反对建厂的龙潭地区民众改变了想法，毕竟房价大涨总比留着种茶的收益更高，因此不再反对建厂，园区也因此重启建设。
平地拥堵，那就往垂直方向要通道。
业界指出，为突破摩尔定律的极限，当半导体制程迈入 1 纳米以下节点时，寻找新材料已成为必然趋势。
廖恒指出，过去几十年全球芯片行业靠不断缩小芯片制程尺寸、单位面积里堆更高晶体管密度的发展路径，已经快要走到尽头。
IT之家 8 月 4 日消息，科技媒体 Tom's Hardware 昨日（8 月 3 日）发布博文，报道称全球最小 GPU 芯片 TinyGPU v2.0 通过实机测试。
台积电1.4nm新厂进度超前！明年4月首座厂房完工
OpenAI奥尔特曼最新访谈：别指望AI开启每周4小时工作制
奥特曼马斯克豪言：我们已进入奇点！AGI加速窗口已至
AMD Zen 6架构EPYC Venice处理器曝光：256核心
华为仍处回血状态：Mate 90系列+τ定律芯片成转折关键
11/10 12:13
11/10 12:11
11/10 12:10
11/10 10:19
11/10 10:18
11/10 10:09
11/10 10:08
京公网安备 11011402013531号