当前位置: 首页 » 资讯 » 科技头条 » 正文

英特尔、AMD的芯片上,早就有了华为τ定律的影子?

IP属地 中国·北京 编辑:郑浩 互联网乱侃秀 时间:2026-05-31 18:13:25

大家关注芯片产业的话,一定会知道前几天华为提出了一个全网沸腾的华为韬(τ)定律。

这个定律用时间缩微,代替了原来芯片领域一直在用的摩尔定律使用的晶体管微缩,以缩短信号延迟 τ 为核心,把原本晶体管微缩快要走到极限的路,继续走下去。

当然,在这个定律提出来后,有人推崇,自然也有人质疑,毕竟全球任何一项新的定律,原理,技术提出来时,都是如此。

有人说,这个技术并不新鲜,其实各行各业早就在探索了,并且也都有了一定的应用,只是这次华为总结了规律,将这些技术找了一个统一的解释框架和优化坐标,系统性的提了出来。

比如intel、苹果、AMD等的芯片,其实早就研究过这条路了。

你要这么说,也没毛病,就像摩尔定律提出前,各行各来其实也都在应用,只是摩尔找出了其中的规律,然后提了出来,就成了定律。

在时间微缩这一条路,像intel、AMD也探索了很久了,其实在它们的芯片上,或多或少,都能够看出华为τ定律的影子,他们也一直在进行时间上的微缩,只是它们当时还不知道这是韬(τ)定律而已。

举个例子,intel之前就一直在做Foveros(3D 堆叠),把自己家的把 CPU、GPU、缓存、IO 等不同芯粒上下堆叠,用 TSV / 混合键合连接,这样缩短信号传输的距离,这也是时间微缩一种。

intel在酷睿 Ultra、部分低功耗移动端芯片中,也采用了EMIB(2.5D)封装技术,用硅中介层把多颗裸片拼在一起,也就是大家所说的封装级堆叠(Chiplet),也是时间微缩的一种。

AMD也是如此,AMD的3D V-Cache的技术,是在同一块晶圆上,缓存直接堆叠在 CPU 核心上方,极大缩短缓存延迟,节省信号传输时间,提高性能,也是时间微缩的一种。

AMD的锐龙、线程撕裂者、显卡都用芯粒互联技术,即Infinity Fabric + Chiplet,其本质上也是缓存 / 芯粒堆叠 + 高速互联,提高信号传输速度,节省传输时间,也是时间微缩的一种。

还有苹果的M系列芯片中的Pro、Max、UItra等,通用的互联技术,甚至将内存、多颗CPU、多颗GPU等都封装在一起,本质也是时间微缩的一种。

这些在华为没有提出韬(τ)定律之前,确实也有企业在做,不过他们没有从中提炼出规律来,只有华为深入研究,并总结出来了这个T定律。

这就与牛顿发现了万有引力定律是一样的,在他之前,大家都知道苹果掉地这一回事,甚至也想过原因,但都没有发现这一原理,而牛顿通过这现象发现了地球的引力,这个功劳就是牛顿的。

所以,就算intel、AMD的芯片身上,早就有了韬(τ)定律又如何呢?但是也是华为首次系统性的提出来的,是中国在全球半导体领域首次提出的指导原则,这个成绩,谁也无法抹杀,你觉得呢?

标签: 定律 华为 时间 芯片 影子 领域 技术 英特尔 信号 规律 晶体管 牛顿 摩尔定律 节省 大家 锐龙 无法 线程 成绩 半导体 全球 中国 总结 核心 原本 指导 引力 地球 原理 现象 功劳 传输

免责声明:本网信息来自于互联网,目的在于传递更多信息,并不代表本网赞同其观点。其内容真实性、完整性不作任何保证或承诺。如若本网有任何内容侵犯您的权益,请及时联系我们,本站将会在24小时内处理完毕。