在AI大模型的规模与计算需求持续增长的背景下，一个趋势引起业界越来越高的重视，即在大模型推理尤其是自回归解码阶段，计算单元往往并非满负荷运转，真正的制约来自数据搬运带宽，尤其是芯片内部数据搬运和交换带宽，“内存墙”成为制约有效算力释放的最大瓶颈。数据在存储、搬运和计算单元之间数据交换的每一次流动，都意味着实实在在的带宽、延迟与功耗代价，而这在很大程度上决定着一颗芯片最终能够释放出多少有效性能。

面对这一挑战，越来越多公司选择在存算一体、3D DRAM、多芯粒（Chiplet）等新型架构方向上寻求突破，探索更根本的解决方案。亿铸科技是国内首家聚焦通用存算一体AI大算力芯片的创新企业，其就从全数字存算一体架构出发，融合通用计算GPU架构，探索通过ISA（指令集架构）层面，对芯片底层的存算一体专用计算与通用计算GPU进行异构融合设计，以求数据组织、数据搬运、计算调度与芯片硬件架构形成更紧密的异构协同，并取得了突破性进展。为此，集微网采访了亿铸科技的技术团队成员，探讨其在自研ISA求解“内存墙”中的思考与做法。

内存墙凸显：AI芯片竞争转向“经营数据”

过去评价一颗AI芯片，业界习惯于首先比较峰值算力。如今，关注点正转向有效算力、能效比和数据搬运效率等多样化的指标。原因在于，在AI计算的实际开销中，越来越大的部分并非发生在计算单元内部，而是数据流动的路上。

以大模型推理为例，基于Transformer架构的大模型推理分为预填充（Prefill）与解码（Decode）两个阶段：预填充阶段一次性处理大量输入token，可以展开充分的计算，算力与内存需求相对平衡；但是进入解码阶段，模型是以自回归的方式逐token生成结果，每生成一个token，都要读取与之相关的大量模型权重，以及此前累积的KV Cache，计算量并不大，访存量却十分庞大，瓶颈因此集中到数据搬运和读取的带宽上。

这正是AI芯片“内存墙”的典型表现。在WAIC 2026期间，亿铸科技提出“通用存算一体三大定律”，其中“搬运代价定律”给出了AI运算中数据搬运代价相对清晰的量化判断——AI计算中数据搬运的功耗和延迟代价可达计算本身的上百倍。

面对这一挑战，业界正在从多个维度寻求突破。HBM通过提升存储带宽缓解数据传输瓶颈，3D DRAM致力于利用垂直堆叠提升存储密度与带宽，亿铸科技进一步把目光投向芯片内部的有效数据搬运和交换带宽及效率，从ISA指令表达和执行方式入手，让通用存算一体硬件的架构优势能够被软件有效调用。

ISA是什么？为什么新架构需要新ISA？

从定义上看，ISA（Instruction Set Architecture，指令集架构）是处理器硬件与上层软件之间的核心接口规范以及相对应的微架构，也可以理解为芯片与软件之间共同遵循的一套“语言规则”以及芯片对“语言”的执行方式。它具体规定了处理器能够执行的全部指令类型，包括算术运算、逻辑控制、数据加载与存储、片上及片间通信等，并定义了寄存器、数据类型、寻址方式、内存一致性模型与特权等级等一整套规则；编译器依照ISA把高级语言翻译成机器码，硬件依照ISA逐条取指、译码、执行。对于GPU和AI加速器而言，ISA并不只是一组指令，其背后承载的是芯片对计算、存储、数据搬运和通信等能力的表达和执行方式。

需要强调的是，ISA并非中立、万能的抽象，它从诞生之日起就是为特定的硬件模型“量身定做”的。x86、ARM乃至RISC-V的向量扩展，都建立在冯·诺依曼“计算与存储分离”的基本假设之上，以load/store指令把数据从内存搬运到寄存器，以标量或向量寄存器为运算中心，以线程和层次化缓存组织并行。这套“语言”所描述的，是“把数据取过来、算完再放回去”的过程。

而当底层架构转向计算与存储强绑定的存算一体阵列，并叠加3D DRAM与多芯粒分布式内存之后，硬件真正擅长的事情变成了“在数据所在之处，以块为单位就地完成整块张量计算”，以及跨簇、跨芯粒的屏障同步与任务调度。这些全新的硬件原语，在传统ISA中根本没有对应的表达方式。编译器只能生成ISA里已经存在的指令，可ISA中没有的能力，硬件再强，软件也永远“看不见”、用不出来。

如果硬把旧指令集套在新架构上，硬件就不得不模拟旧语义：一块本可以一次完成的张量运算，被拆成海量逐元素的加载、计算、写回序列，新架构在带宽与能效上的优势，在这层“翻译”中被大量消耗。这就相当于让一台天生按“块”作业的机器，去模仿按“件”作业的流水线，优势尽失。

因此，当底层架构发生改变，研发一套新的ISA就势在必行。但需要先厘清一个边界：并非所有新架构都必须自研ISA，关键在于计算与存储的关系是否发生了根本改变。

存算一体是否需要ISA，取决于存算单元在系统中扮演的角色。如果它只是被主机CPU通过寄存器配置驱动的协处理器，那它不需要独立ISA，只需要一套配置接口；但如果它要独立承担端到端AI任务，要被编译器直接生成代码、被开发者编程调用，那它就必须有统一ISA指令集去融合存算和通用计算，达成高效的多任务协调。亿铸的选择是后者：存算阵列与通用SIMT单元深度融合，能够独立和高效运行完整AI任务。

类似地，仅采用3D封装也不必然需要自研ISA。3D封装解决的是存储密度、带宽和芯粒互连问题，如果计算单元本身仍是传统SIMT/SIMD架构，上层软件仍可用原有ISA编程。真正需要自研ISA的，是当计算与存储的关系发生根本改变时——存算一体让计算发生在数据所在之处，块级操作成为一等公民，跨芯粒屏障同步成为核心原语，这些变化传统ISA无法原生表达。

自研ISA本身不是目的，而是让新架构的能力被软件原生理解、让编译器直接生成高效代码的必由之路——这正是亿铸科技选择自研ISA的原因。

自研X-ISA®：为存算一体原生设计的块级指令集

据了解， X-ISA®是亿铸科技自研的指令集架构，为通用存算一体架构提供块级张量计算的原生表达。 X-ISA有两个最为鲜明的特点：一是原生支持存算一体：计算单元与存放数据的内存单元强绑定，这一架构特征从指令集最底层就得到原生表达。二是块级（Block/Tile）指令集：AI负载的核心数据形态是张量，张量本身就是“一大块数据”。数据并行的过程，就是把大张量切分为小张量、分头处理的过程，这些小张量就是“块”（Block）。在亿铸科技X-ISA中，块级操作是“一等公民”，一切调度与表达都应围绕“块”来展开。

这一设计与传统GPU形成了鲜明分野。传统GPU经过多年发展，已经形成一套以细粒度线程、层次化缓存为核心的成熟并行计算范式及配套ISA。亿铸科技则引入“元线程”（Meta Thread）作为基本调度单位——可以理解为“以块为单位的线程”：一个元线程处理的对象不是单个元素，而是一个完整的块；一段运行中的元线程同样可以包含成百上千条指令，但其处理粒度与数据复用方式完全不同。亿铸科技认为，这种以块为单位进行AI数据处理的方式，在终极并行度上天然优于逐元素处理，也更契合大模型时代以张量为中心的计算特征。

一套好的ISA，至少满足三个条件：为特定硬件模型原生设计，而不是旧ISA硬套新架构；为未来十年甚至数十年演进预留编码空间；能支撑完整软件栈——编译器、算子库、运行时、调试器缺一不可。X-ISA的块级原语、元线程调度，都是围绕存算一体架构的原生特征展开。

路径选择：不做ISA行不行？

值得强调的是，在产业现实中，真正敢自研ISA的公司却寥寥无几，定义一套指令集可能是芯片行业门槛最高的系统工程之一：一套新ISA要真正可用，必须同步交付功能模拟器、汇编器与链接器、编译器后端、调试器、性能分析工具、算子库、运行时与驱动，并完成操作系统适配；指令编码空间要为未来十年甚至数十年的演进预留；硬件验证投入极大，一条新指令从定义到生产级验证往往需要数月甚至更久；还要跨越“没有用户就没有生态，没有生态就没有用户”的难题。兼通微架构与编译器的全栈人才在全球范围内都属稀缺，在中国尤为突出。国内芯片行业长期以SoC集成、IP复用和专用加速器为主，真正从零定义ISA、并同步构建编译器与工具链的团队屈指可数。既然自研ISA如此之难，那么一些业内常见的所谓“捷径”是否更容易走通？亿铸科技技术团队向记者分析了其中的局限。

首先是购买ARM等现成商用IP。但这样一来，ISA的控制权就掌握在IP供应商手中，下游厂商不能按照新架构的需要私自添加指令，产品路线图受制于人，还要持续支付授权费与版税；在地缘环境下，先进指令集架构的授权本身还存在断供的不确定性。

其次是采用RISC-V并做自定义扩展。RISC-V开放、免费、可扩展，是巨大的产业进步，但其基础指令与向量扩展仍以标量/向量寄存器和load/store为中心，无法原生表达块级存算；而一旦把自定义扩展做深，编译器、工具链、验证与算子库的成本仍要全部自己承担，且与主流生态分叉、带来碎片化——相当于付出了“半个自研ISA”的代价，却没有完整自研所带来的架构主导权。

还有一条路径就是，干脆不做可编程ISA，直接把算子固化为硬连线ASIC。这类芯片在特定模型上可以拿到很高的峰值能效，却等于把今天的模型“焊死”在硅片里；AI模型与算子以年为周期迭代，网络结构一变，硬件无法通过软件升级适配，只能重新流片，周期漫长、代价高昂。与此同时，硬连线ASIC通常无法独立端到端运行，只能充当主机旁的协处理器，客户也无法自行开发新算子，产品的生命周期与可服务市场被大幅压缩。

换言之，这三条路径都没有为存算一体原生定义一套语言规则。说到底，架构定义硬件能做什么，ISA定义软件能指挥硬件做什么。架构创新了、ISA没跟上，硬件新能力就无法被软件调用，架构优势会在“翻译层”被消耗殆尽。正是看清了这些路径的边界，亿铸科技选择了一条难而正确的路：坚持自主定义ISA，同时在标量控制等已经高度成熟的环节复用开源成果，把真正决定架构代差的块级存算、分布式屏障体等核心原语牢牢握在自己手中，兼顾自主性、开发效率与长期演进空间。

Block/Tile：以块级粒度压缩搬运开销，实现负载均衡

在亿铸科技X-ISA核心技术优势中，最能体现架构代差，也最直接决定数据搬运效率的，是块级（Block/Tile）粒度。

那么，块级粒度为什么更加契合数据效率优先的AI推理计算呢？这是因为大模型时代的运算任务本身就呈现大颗粒度特征，一次块级任务可以把内存存取与计算一次性完成。如果把同一项工作拆分为大量细粒度任务反复调度、反复搬运，反而会增加负载。这就如同把一整袋货物拆成许多小件来回倒腾，调度与访存开销会成倍增加。

另一方面，存算一体架构对计算与存储进行了强绑定，这会显著放大局部带宽，一个时钟周期可以处理的数据量大幅增加，反过来又会天然要求以更大的颗粒度组织和处理数据。块级指令与大带宽硬件因此互为前提。以块为单位组织、搬运和计算，能够从源头减少重复的数据搬运与同步调度，提升数据复用率。

当然，采用块级架构的前提是必须回答如何处理好负载均衡问题。因为新架构下处理器的硬件单元众多，不能让有的单元长期空闲、有的单元长期拥塞。亿铸科技X-ISA从两个层面求解这个问题：在软件算法层面，针对MoE（专家混合）等模型，从专家放置、专家间通信需求等角度进行优化，尽量减少跨单元、跨芯粒的数据交换；在硬件层面，则将芯片内置任务切分单元，接到一个AI推理任务后，先将大任务均匀切分并下发到各个计算模块。

如果是在多芯粒系统中，任务会先被均匀分配到结构相同的计算芯粒（Compute Die），芯粒内部再均匀切分给若干计算簇（Compute Cluster），计算簇继续向下切分到更细粒度、与内存单元强绑定的最小计算单元，形成“层层均匀切分”的任务分发结构。

亿铸科技表示，负载均衡最终依靠“切分均衡”与“调度均衡”共同实现，而块大小、数据复用率、计算单元利用率与硬件灵活性之间的权衡，则在这一机制中动态完成。

与此相对应，传统GPU经过多年发展形成的以细粒度线程、层次化缓存为核心的并行计算范式及配套ISA，当底层架构转向通用存算一体，并叠加3D DRAM、多芯粒之后，传统的数据组织和计算表达方式落到新架构上，会在多个层面出现不匹配，而且越接近硬件底层，这种不匹配就越明显。

从范式到芯片：软硬件协同与守住通用性

回顾计算产业史，每一代计算架构的真正繁荣，背后都离不开一套被广泛接受的指令集与开发者生态。ISA最终要做到“软件能够理解、编译器能够生成、硬件能够执行”，一套广泛兼容的软件生态不可或缺。为此，近年来亿铸科技持续构建从PyTorch等主流框架、到编译器、再到自研ISA的完整软件栈，并打造了自研YICA软件平台。

在框架层面，亿铸100%支持PyTorch、vLLM，SGLang等主流推理框架，并跑通了Qwen3、DeepSeek系列等大模型推理，并通过torch.compile支持了近百个小模型的推理。在底层开发层面，实现了Triton和Triton-TLE编程语言，并兼容针对CUDA平台的Triton算子。可完整兼容CUDA Tile IR，让全球超过400万CUDA开发者能够快速上手，缩短模型部署和开发周期。

需要区分两个层面：编程模型兼容与ISA兼容。亿铸通过Triton、torch.compile和CUDA Tile IR兼容，让开发者能用熟悉的CUDA生态语言编写程序，这是编程模型层面的兼容；但在底层，X-ISA是一套独立的、为存算一体原生设计的指令集，拥有CUDA所没有的块级处理、分布式屏障体、存算一体等原语。换句话说，上层让开发者“无感迁移”，底层让硬件“原生发挥”。CUDA兼容的ISA，本质是在旧范式语言里描述新架构能力；自研ISA，则是让新架构用自己的语言说话。前者降低迁移成本，后者决定架构代差。

如何避免把当下模型的特性“固化”进硬件、最终变成另一种专用ASIC，也是亿铸科技必须回应的问题。AI模型和算子的迭代速度极快，今天的主流网络结构两三年后可能完全不同，作为一家定位于通用计算的公司，保持自家产品的通用性十分重要。

基于这样的考量，亿铸科技坚持在架构上以IP化方式不绑定单一存储介质；在计算上把存算阵列与通用SIMT单元深度融合，由存算单元承担矩阵、线性等大规模规则运算，由通用单元承担激活函数、归一化、数据重排及标量逻辑等不规则运算，使其能够独立承担完整的端到端AI任务，而不是只做GPU旁的一颗协处理器。

结语

随着AI大模型规模与计算需求持续增长，“内存墙”制约有效算力释放几乎成为一个时代命题。在此背景下，亿铸科技通过自研ISA，探索了一条更加适配通用存算一体、3D DRAM和多芯粒架构的数据处理与计算方式，让数据组织、数据搬运、计算调度与芯片硬件架构更紧密、更协同，从源头上减少数据流动的代价，提升处理器在真实AI负载下的性能与能效表现。据了解，亿铸科技的相关芯片目前已经进入流片阶段。而在此前与国内某运营商团队的合作中，针对Qwen3-8B-FP8模型的典型benchmark场景进行仿真实测，评估结果达到国际主流推理芯片能效比的数倍。

纵观数十年计算产业史，能够从零定义一套指令集、并以其支撑起真实硬件与软件生态的主体，始终屈指可数。定义ISA，意味着一家企业同时掌握微架构、编译器与开发者生态的主导权，是芯片产业最核心，也最难获得的能力之一。

在通用计算时代，x86由英特尔定义，ARM由英国Arm公司定义，RISC-V诞生于加州大学伯克利分校，SiFive等企业围绕它提供内核与方案，却并非其“定义者”。在国内AI芯片领域，华为昇腾基于自研达芬奇架构，是国内自研计算架构的标杆；而更多国产芯片企业，或选择购买ARM、RISC-V授权，或走无指令集的专用ASIC路线。亿铸科技作为一家创业公司，能够为通用存算一体原生定义块级ISA，并同步构建从主流框架、编译器到自研YICA平台的完整软件栈，本身就是其全栈技术实力最直接的证明。这不仅仅是设计出了几条新指令，更是具备了定义下一代计算范式的基础。