当前位置: 首页 » 资讯 » 科技头条 » 正文

良率99% 台积电5.5倍光罩CoWoS封装技术量产:能塞12组HBM4

IP属地 中国·北京 编辑:赵静 快科技 时间:2026-08-12 08:20:20

快科技8月11日消息,除了先进工艺之外,台积电近年来在先进封装上也实现了领先,其CoWoS封装技术赢得了大量AI芯片订单,该公司日前宣布5.5倍光罩尺寸的CoWoS封装技术也量产了。

台积电负责先进封装业务的副总裁何军今天表示,公司5.5倍光罩CoWoS封装技术正式量产,在大多数客户的AI芯片上良率稳定超过98%,部分甚至达到了99%。

何军还强调台积电每年都会维持推出新技术的节奏,预计2029年将实现14倍光罩尺寸的CoWoS封装技术量产。

CoWoS是台积电用于AI芯片的2.5D封装技术,2016年首次推出的是1.6倍光罩尺寸,这个倍数是相对于EUV芯片而言的,现有NA 0.33技术的EUV光刻机单个芯片最大面积在858mm2,再大就做不出来了,因此需要CoWoS这样的技术将多个芯片整合到一起。

从最初的1.6倍到目前的3.3倍,最新量产的则是5.5倍光罩尺寸,封装面积大约在4700mm2,台积电之前公布的数据显示,该技术可以整合多达9种芯片,HBM4显存可以堆栈12组之多,堆栈的数量越多,HBM总容量及带宽自然就更高。

再往后台积电还会发展9倍光罩尺寸及14倍光罩尺寸,其中14倍下的封装面积就要达到12000mm2了,差不多是整个12英寸晶圆的面积,能塞入的HBM4/4e至少达到16组,系统功耗能达到2-3千瓦,AI芯片的性能自然更强。

不过封装面积越大,技术挑战也同样增大,现有的树脂基板承压能力不够,高热量下还容易翘曲,后续也会转向玻璃基板,类似的技术升级还有很多,也不是那么容易就过渡的。

标签: 芯片 台积电 光罩 尺寸 cowos 技术 ai 面积

免责声明:本网信息来自于互联网,目的在于传递更多信息,并不代表本网赞同其观点。其内容真实性、完整性不作任何保证或承诺。如若本网有任何内容侵犯您的权益,请及时联系我们,本站将会在24小时内处理完毕。