华为的韬（τ）定律火了，你可能不知道这个定律具体讲的是啥，但是你这两天绝对听到这个关键词了。

韬定律是国际电路系统研讨会ISCAS 2026上，华为半导体业务总裁何庭波，发表的一个半导体演进定律。

在当年，摩尔定律定义了英特尔的发展路线，现如今，韬定律则是要定义华为的发展路线。

它不是要否定摩尔定律，而是在承认几何缩微放缓的前提下，提出另一条可行的工程路线。

如果说摩尔定律的核心是“把东西做小”，那么韬定律的核心就是“把时间做短”。

何庭波在演讲中明确表示，过去六年，华为基于韬定律已经成功设计并量产了381款芯片。

并且未来还将继续使用韬定律开发出更多的芯片。

用何庭波自己的话来说，韬定律的核心思想就是“用时间缩微补充几何缩微”。

这句话确实是有点抽象，不过别着急，让我们挨个解释其中的名词。

时间缩微，它就是把很长时间里发生的变化，压缩到很短时间里去展示。

比如一朵花从花骨朵到开放，需要几个小时才能完成，但是延时摄影可以让你几秒钟就看完整个过程。

既然时间缩微是压缩时间，那么几何缩微就是压缩体积，把真实物体按比例缩小成模型，形状和相对尺寸保持一致。

我们常见的建筑沙盘、模型，就是典型的几何缩微。

过去半个多世纪，半导体进步靠的是把晶体管做小。从28纳米、14纳米、7纳米、5纳米，再到现如今的3纳米。

晶体管越小，同样面积能塞更多晶体管，电路距离更短，速度更快，功耗更低。

这套逻辑就是一种“几何缩微”，也就是摩尔定律的物理基础。

然而到了今天，很难再把把晶体管做得更小。因为物理极限就摆在那里，想要实现更高的效果，就只能另寻他法。

所以韬定律出现了。

既然几何缩微越来越难，那就从时间维度找方法。

这里的τ，是时间常数的符号，代表信号传播、电路响应的延迟。

韬定律要压缩的，其实是一次计算在芯片里耗掉的时间。

晶体管开关更快，电路走线更短，数据在芯片内部搬运更省时间。

传统的路线是把城市里的房子、道路、车都缩小，于是同样面积能放更多东西。

韬定律的思路是房子不好继续缩了，那就重新规划城市，把经常往来的地方挪近，把路改短，减少换乘，所以最后你会发现，房子、车子都没变，但是通勤的时间变短了。

华为把这套方法论的核心技术称为“逻辑折叠”(Logic Folding)。

虽然说有折叠二字，但“逻辑折叠”不是真的把芯片从物理层面给折叠一下，而是把电路连接重新排布。

比如原来一个信号要绕很远，经过好几段线路才能到下一个模块。那么经过逻辑折叠之后，信号和模块之间的距离就近了，信号跑的路少，计算就能越快完成。

何庭波在演讲中展示了一组数据，采用逻辑折叠技术的麒麟2026芯片，晶体管密度提升了53.5%，性能核心能效提升了41%，最高时钟频率提升了12.7%。

这些数字背后，是华为在器件、电路、芯片、系统四个层级的协同优化。

在最底层，晶体管自己开关要时间，附近的金属线也会带来电阻和电容，信号传过去会变慢。到了电路层，问题就变成线路怎么走、关键路径能不能更短。

再往上到芯片层，要看计算单元、缓存、片上网络怎么配合，数据是不是老在无效搬运。到了系统层，问题就扩大成多颗芯片、多台服务器之间怎么通信，协议转换多不多，等待和同步是不是太慢。

发布会上展示的SkyBridge技术，就是一个典型的案例。

通过水平和垂直混合布线，把数据高速通道的占用面积减少了60%以上。SkyClock技术则是自上而下配置时钟树，减少时钟偏差，性能提升超过5%。

韬定律虽然也叫定律，不过它跟什么欧姆定律、焦耳定律不一样，它是一种工程定律。

华为还给出了一个比较具体的时间，到2031年，基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

何庭波在演讲最后说：“未来一定属于开放合作。在半导体演进的路径上，没有一家企业可以独自完成所有答案。”

何庭波在5月25日当天发表了一篇论文，标题为多层电子系统的时间标度理论。

论文的核心内容，就是讲华为如何在工程层面去实现韬定律。

论文写到，韬定律的第一个生产级验证是在手机芯片上完成的。

传统手机芯片是“平铺”的。所有的逻辑电路都摊在一个平面上，信号要沿着金属线在不同模块之间来回跑。

问题是，中学物理就讲过，线越长，电阻和电容越大，信号就越慢，也越耗电。

那么逻辑折叠的思路，就是把一部分最影响性能的关键电路，从单层平面改成上下两层立体排布。

原来要在平面上绕很远的信号，现在可以通过上下层之间的高密度连接走“近路”。

要让这件事真的可用，难点在于上下两层必须接得足够密、对得足够准。

论文里提到，麒麟2026的混合键合间距做到1.5微米，这意味着上下层之间可以建立非常密集的连接。

同时还要控制对准误差、TSV尺寸和良率，避免“立体连接”本身变成新的瓶颈。

结果就是，在制程保持不变的前提下，麒麟2026的晶体管密度从155MTr/mm²提升到238 MTr/mm²，单代提升55%。

因此，性能核心能效提升41%；最高频率提升近13%。SRAM因为线路变短，工作频率提升超过40%。导线长度减少约 30%，时钟缓冲器减少超过50%。

在韬定律之前，半导体领域有一个非常出圈的定律，叫做摩尔定律。

1965年，英特尔联合创始人戈登·摩尔观察到这么一个现象，集成电路上可容纳的晶体管数目，约每隔18到24个月便会增加一倍。

在此之后，英特尔把这个定律变成了他们的工程路线，每过一定时间，就发布制程更先进的芯片。

就这样过了几十年的时间，摩尔定律成了芯片产业的产业标准。

芯片是一个完整且复杂的产业，因此每迭代一次制程，就需要光刻机、材料、工艺、设计工具、封装技术的共同进步。

摩尔定律之所以能够持续这么久，就是因为英特尔和整个产业链愿意为这条路线持续投入，并且在经济上能够收回成本。

摩尔定律的核心，就是前文提到的几何缩微。把晶体管做小，把线宽做窄，把间距缩短，用更小的面积实现更多的功能。

这条路线在过去几十年里，摩尔定律让芯片性能提升的同时功耗下降，并且成本降低。

华为的韬定律， 本质上也是如此，需要产业共同推进，同时也代表着华为今后的发展路线。

韬定律的提出，就表示华为在半导体领域已经开始战略转向。

从追赶先进制程，到定义自己的演进路线。华为不想再等待了。